

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re application of

Noriyoshi CHIZAWA et al.

Serial No.: 10/661,824

Group Art Unit:

Filed: September 12, 2003

Examiner:

For: IMAGE READING APPARATUS AND CONTROL PROGRAM THEREFOR

Certificate of Mailing



I hereby certify that this paper is being deposited with the United States Postal Service as first class mail in an envelope addressed to: Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450 on:

Date: 10-14-03

By: [Signature]
Marc A. Rossi

CLAIM FOR PRIORITY

Commissioner for Patents
P.O. Box 1450
Alexandria, VA 22313-1450

Sir:

The benefit of the filing date of the following prior foreign application filed in the following country is hereby requested for the above-identified application and the priority provided in 35 U.S.C. § 119 is hereby claimed:

JAPAN 2002 - 267773 September 13, 2002

In support of this claim, a certified copy of said original foreign application is filed herewith. It is requested that the file of this application be marked to indicate that the requirements of 35 U.S.C. 119 have been fulfilled and that the Patent and Trademark Office kindly acknowledge receipt of this document.

Respectfully submitted,

[Signature]

Marc A. Rossi
Registration No. 31,923

10-14-03
Date

Attorney Docket: CANO:085

日 本 国 特 許 庁
JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 2 0 0 2 年 9 月 1 3 日
Date of Application:

出 願 番 号 特 願 2 0 0 2 - 2 6 7 7 7 3
Application Number:
[ST. 10/C] : [J P 2 0 0 2 - 2 6 7 7 7 3]

出 願 人 キヤノン株式会社
Applicant(s):

2 0 0 3 年 1 0 月 1 日

特許庁長官
Commissioner,
Japan Patent Office

今 井 康 夫



【書類名】 特許願

【整理番号】 4651129

【提出日】 平成14年 9月13日

【あて先】 特許庁長官殿

【国際特許分類】 G06K 9/20

【発明の名称】 画像読み取り装置及び該装置の制御プログラム

【請求項の数】 9

【発明者】

 【住所又は居所】 東京都大田区下丸子 3 丁目 3 0 番 2 号 キヤノン株式会社
社内

 【氏名】 遅澤 憲良

【発明者】

 【住所又は居所】 東京都大田区下丸子 3 丁目 3 0 番 2 号 キヤノン株式会社
社内

 【氏名】 石戸 勝宏

【特許出願人】

 【識別番号】 000001007

 【氏名又は名称】 キヤノン株式会社

 【代表者】 御手洗 富士夫

【代理人】

 【識別番号】 100081880

 【弁理士】

 【氏名又は名称】 渡部 敏彦

 【電話番号】 03(3580)8464

【手数料の表示】

 【予納台帳番号】 007065

 【納付金額】 21,000円

【提出物件の目録】

 【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9703713

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 画像読み取り装置及び該装置の制御プログラム

【特許請求の範囲】

【請求項 1】 基準部材の読み取り画像データに基づいてシェーディング補正を行うシェーディング補正手段と、

前記シェーディング補正手段によりシェーディング補正された後の画像データのランダムノイズを抑制するランダムノイズ抑制手段と、

前記ランダムノイズ抑制手段によりランダムノイズが抑制された画像データに基づいて前記基準部材のゴミ、キズ又は汚れの検知を行うゴミ検知手段とを有することを特徴とする画像読み取り装置。

【請求項 2】 前記ランダムノイズ抑制手段は、前記シェーディング補正手段によりシェーディング補正された後の画像データを平均化することで前記ランダムノイズを抑制することを特徴とする請求項 1 記載の画像読み取り装置。

【請求項 3】 前記ランダムノイズ抑制手段は、少なくとも前記読み取り画像データより大きいビット幅を有するメモリと、前記読み取り画像データと前記メモリに記憶された画像データとを加算したものを前記メモリに再記憶させる加算手段と、前記メモリに記憶された画像データを平均化して前記メモリに再記憶させる平均化手段とを有することを特徴とする請求項 2 記載の画像読み取り装置。

【請求項 4】 基準部材の読み取り画像データのランダムノイズを抑制するランダムノイズ抑制手段と、

前記ランダムノイズ抑制手段によりランダムノイズが抑制された画像データに基づいてシェーディング補正を行うシェーディング補正手段と、

前記シェーディング補正手段によりシェーディング補正された画像データに基づいて前記基準部材のゴミ、キズ又は汚れの検知を行うゴミ検知手段とを有することを特徴とする画像読み取り装置。

【請求項 5】 前記ランダムノイズ抑制手段は、前記読み取り画像データに対して補間処理を行うことで前記ランダムノイズを抑制することを特徴とする請求項 4 記載の画像読み取り装置。

【請求項 6】 前記ランダムノイズ抑制手段は、前記読み取り画像データを遅延させる遅延手段と、前記読み取り画像データ及び前記遅延手段により遅延された画像データに対して補間処理を行う補間手段とを有することを特徴とする請求項 5 記載の画像読み取り装置。

【請求項 7】 前記ランダムノイズ抑制手段は、前記ゴミ検知手段によりゴミ、キズ又は汚れの検知が行われる場合にのみ動作することを特徴とする請求項 4 ～ 6 のいずれか 1 項に記載の画像読み取り装置。

【請求項 8】 画像読み取り装置の制御プログラムであって、
基準部材の読み取り画像データに基づいてシェーディング補正を行うシェーディング補正ステップと、

前記シェーディング補正ステップによりシェーディング補正された後の画像データのランダムノイズを抑制するランダムノイズ抑制ステップと、

前記ランダムノイズ抑制ステップによりランダムノイズが抑制された画像データに基づいて前記基準部材のゴミ、キズ又は汚れの検知を行うゴミ検知ステップとをコンピュータに実行させることを特徴とする画像読み取り装置の制御プログラム。

【請求項 9】 画像読み取り装置の制御プログラムであって、
基準部材の読み取り画像データのランダムノイズを抑制するランダムノイズ抑制ステップと、

前記ランダムノイズ抑制ステップによりランダムノイズが抑制された画像データに基づいてシェーディング補正を行うシェーディング補正ステップと、

前記シェーディング補正ステップによりシェーディング補正された画像データに基づいて前記基準部材のゴミ、キズ又は汚れの検知を行うゴミ検知ステップとをコンピュータに実行させることを特徴とする画像読み取り装置の制御プログラム。

【発明の詳細な説明】

【0 0 0 1】

【発明の属する技術の分野】

本発明は、原稿を読み取る画像読み取り装置及び該装置の制御プログラムに関

し、特にゴミ、キズ、汚れ等による画質劣化を検知、補正する技術に関する。

【 0 0 0 2 】

【従来の技術】

図 9 ～図 1 6 を用いて、従来のカラー画像読み取り装置を説明する。

【 0 0 0 3 】

図 9 は、第 1 の従来の画像読み取り装置であるカラー画像読み取り装置の構成を示す図である。

【 0 0 0 4 】

図 9 において 3 0 0 4 は原稿照明ランプであり、外部電極方式のキセノン管が用いられる。3 0 0 1 は原稿が載置される原稿ガラスである。3 0 0 3 は原稿ガラス 3 0 0 1 に載置された原稿を押さえ、原稿の原稿ガラス 3 0 0 1 に対する浮きを押さえると共に、原稿ガラス 3 0 0 1 の汚れ、破損防止用カバーとしても機能する原稿圧板である。3 0 0 8 は原稿照明ランプ 3 0 0 4 と第 1 ミラー 3 0 0 5 が搭載される第 1 ミラー台である。3 0 0 9 は第 2 ミラー 3 0 0 6 と第 3 ミラー 3 0 0 7 が搭載される第 2 ミラー台である。第 1 ミラー 3 0 0 5、第 2 ミラー 3 0 0 6、第 3 ミラー 3 0 0 7 は、原稿からの反射光を 3 ラインカラー CCD ラインセンサ 3 0 1 1 に導く。

【 0 0 0 5 】

3 0 1 0 は第 1 ミラー 3 0 0 5、第 2 ミラー 3 0 0 6、第 3 ミラー 3 0 0 7 を介して導かれた原稿反射光を 3 ラインカラー CCD ラインセンサ 3 0 1 1 に結像させる光学レンズである。3 ラインカラー CCD ラインセンサ 3 0 1 1 は、結像した原稿反射光を RGB の 3 色に色分解して電気信号に変換するもので、3 本のラインセンサで構成される。3 本のラインセンサは副走査方向に異なる位置を読み取るように配置されている。3 0 1 2 は光学モータで、第 1 ミラー台 3 0 0 8、第 2 ミラー台 3 0 0 9 を矢印 A 及び B 方向に駆動するものであり、ステッピングモータや DC モータ等が用いられる。

【 0 0 0 6 】

3 0 0 2 は基準白板で、シェーディング補正を行うための基準信号を得る際に用いられ、温度、湿度などの環境条件や経時変化によって色味が変動しないよう

な材料で構成される。3 0 1 3 は第 1 の反射笠で、原稿照明ランプ 3 0 0 4 の効率を高めるために配置されるもので、主に原稿面と反対側に放射される光束を原稿面に集光させる役割を持つ。3 0 1 4 は第 2 の反射笠で、第 1 の反射笠 3 0 1 3 と同様に原稿照明ランプ 3 0 0 4 の効率を高めると共に、原稿面に対して対象に光束を集め、貼り付け原稿や立体物を原稿とする場合の影の発生を抑えるものである。

【0 0 0 7】

上記構成において原稿読み取りが行われる際には予め基準白板 3 0 0 2 を用いたシェーディング補正が行われる。

【0 0 0 8】

図 1 0 は、白シェーディング補正の動作を説明するための図である。図 1 0 において、P 1 から P 2 までの区間は、3 ラインカラー CCD ラインセンサ 3 0 1 1 の 1 ライン分の読み取りエリアである。波形 L 1 は、シェーディング補正前の基準白板 3 0 0 2 の読み取り波形を示し、波形 L 2 は、白シェーディング補正後の波形データを示す。波形 L 1 が不均一である特性の原因として、一般的に次の 3 点が上げられる。

【0 0 0 9】

① 3 ラインカラー CCD ラインセンサ 3 0 1 1 を構成する複数のフォトダイオード個々の感度バラツキ

② 原稿照明ランプ 3 0 0 4 の配光

③ 光学レンズ 3 0 1 0 の端部光量劣化

白シェーディング補正は、基準白板 3 0 0 2 を読み取った波形データである波形 L 1 を波形 L 2 のようにフラットになる様に画素単位で補正を行うものである。

【0 0 1 0】

図 1 1 は、第 1 の従来の画像読み取り装置における白シェーディング補正回路のブロック図である。

【0 0 1 1】

3 3 0 1 は 7 5 0 0 ワード×1 6 b i t サイズのシェーディングメモリである

。シェーディングメモリ 3 3 0 1 は白シェーディング補正を行うために必要な次の動作に用いられる。

【 0 0 1 2 】

- ①複数ラインの加算処理を行うライン加算
- ②ライン加算されたデータから画素単位の平均化を行う平均処理
- ③補正係数を算出する C D 演算処理
- ④求められた補正係数の保管

3 3 0 2 はセクタで、シェーディングメモリ 3 3 0 1 に書き込むデータを選択するものである。3 3 0 3 は白シェーディングターゲット値 $K d a t$ を保管するシェーディングターゲット保管レジスタである。3 3 0 4 は C D 演算を行うための除算回路であり、その動作については後述する。3 3 0 5 はライン加算を行う加算回路で、入力画像信号 $V I (n)$ と、入力画像信号 $V I (n)$ に同期して読み出されたシェーディングメモリ 3 3 0 1 の読み出しデータとが入力され、その加算結果を出力するものである。3 3 0 6 は平均回路で、ビットシフトによる平均処理のみを行うため、平均ライン数は 2^n に限定される。3 3 0 7 は白シェーディング (shading) 補正回路で、入力画像信号 $V I (n)$ とシェーディングメモリ 3 3 0 1 から読み出される補正值 $C D (n)$ との乗算処理を画素単位で行うものであり、その結果は $V O (n)$ として出力される。

【 0 0 1 3 】

かかる構成において、白シェーディング補正は次の様に行われる。

【 0 0 1 4 】

先ず原稿照明ランプ 3 0 0 4 を点灯させ、基準白板 3 0 0 2 の読み取り画像データを 6 4 ライン分加算してシェーディングメモリ 3 3 0 1 に取り込む。この際セクタ 3 3 0 2 は加算回路 3 3 0 5 の出力を選択するように制御される。

【 0 0 1 5 】

次に、セクタ 3 3 0 2 は平均回路 3 3 0 6 の出力を選択するように制御される。平均回路 3 3 0 6 は、シェーディングメモリ 3 3 0 1 の出力を 6 b i t シフトすることで 6 4 ライン分の平均処理を行う。次に、セクタ 3 3 0 2 は除算回路 3 3 0 4 の出力を選択するように制御される。除算回路 3 3 0 4 は、シェーデ

イングメモリ 3301 の出力と、シェーディングターゲット保管レジスタ 3303 に設定された $Kdat$ とを用いて、下記数式 1 による処理を行い出力する。

【0016】

【数 1】

$$O(n) = Kdat / M(n)$$

ここで、 $M(n)$ はシェーディングメモリ 3301 の出力、 $O(n)$ は演算結果、 n は画素番号を示す。なお、上記演算処理を CD 演算と称する。以上の処理で白シェーディング補正係数 $CD(n)$ がシェーディングメモリ 3301 に保管される。

【0017】

原稿読み取りを行う際、入力画像信号 $VI(n)$ とシェーディングメモリ 3301 から読み出される白シェーディング補正係数 $CD(n)$ は同期がとられ、白シェーディング補正回路 3307 に入力されて乗算されることで、図 10 に示す波形 L2 のようにフラットな特性を得ることが出来る。

【0018】

以上説明した白シェーディング補正は、3 ラインカラー CCD ラインセンサ 3011 から出力される RGB 各信号についてそれぞれ独立に行われる。

【0019】

次に、第 1 の従来の画像読み取り装置において基準白板 3002 に付着したゴミ等を検知する手法について説明する。

【0020】

図 12 は、基準白板 3002 を示す図である。同図中、 α で示される部分がシェーディングサンプリングが行われるシェーディングサンプリングポイントであり、3201 が同ポイントに付着したゴミ、キズ又は汚れである。基準白板 3002 に対して、ゴミ、キズ又は汚れの検知（以下、「ゴミ検知」と称する）は次の様に行われる。

【0021】

まず、ミラー台 3008 を移動させながら基準白板 3002 の領域 β を読み取る。そして、読み取られた画像データからシェーディング係数が算出され、それ

がシェーディングメモリ 3301 に保管される。移動しながら読み取ることで、領域 β におけるシェーディング係数はゴミ無しの場合のシェーディング係数と仮定される。

【0022】

次に、シェーディングメモリ 3301 に保管されているゴミ無しの場合のシェーディング係数を、図示しない CPU が読み取り、ソフト処理用の不図示のワークメモリに保管する。次に、サンプリングポイント α でシェーディングサンプリングを行い、加算、平均処理後の画像データをシェーディングメモリ 3301 に保管する。CPU がシェーディングメモリ 3301 に保管されたサンプリングポイント α の画像データを読み出し、先に読み出したシェーディング係数との乗算処理を行いソフト的に白シェーディングを実行し、その結果を上記ワークメモリに保管する。

【0023】

図 13 は、シェーディング結果の波形を示す図である。波形 L3 は領域 β の読み取り波形、波形 L4 は CPU で行われたサンプリングポイント α のシェーディング補正結果、G1 はゴミ 3201 に対応する部分である。補正後のデータにおいて、隣接画素間の差分検出が行われ、差分値が所定値以上あった部分がゴミと判定される。図 13 においては、G1 部分がゴミと判定される。

【0024】

図 14 は、第 2 の従来の画像読み取り装置における白シェーディング補正回路のブロック図である。第 2 の従来の画像読み取り装置は、第 1 の従来の画像読み取り装置における白シェーディング補正回路（図 11）に代えて図 14 に示す白シェーディング補正回路を備えて構成される。なお、図 14 において、図 11 に示す白シェーディング補正回路と同一の構成要素には同一の符号を付してその説明を省略する。

【0025】

図 14 において、3701 はシェーディングメモリ 3301 への入力を選択するセレクタである。3702 はシェーディング補正後の画像データをシェーディングメモリ 3301 に置き換えるための replace 回路である。3703 は

ゴミ判定回路であり、replace回路3702の出力と、上限判定レベル保管レジスタ3704に保管される上限判定レベルUP、または下限判定レベル保管レジスタ3705に保管される下限判定レベルDOWNとの比較を行う。ゴミ判定回路3703はreplace回路3702の出力が上限判定レベルUPよりも大きい場合と、下限判定レベルDOWNよりも小さい場合に図示しない所定レジスタにゴミ判定フラグ“1”を立てるように作用する。ゴミ判定回路3703はreplace回路3702の動作に連動して動作する。

【0026】

図15は、第2の従来の画像読み取り装置において図14に示す白シェーディング補正回路を用いたゴミ検知動作を示す波形である。波形L5、L6はそれぞれ図13に示す波形L3、L4に対応し、G2はG1に対応する。ゴミ3201に対応するG2部分において、波形L6が下限判定レベルDOWNよりも小さくなるため、ゴミ判定フラグが“1”となり、ゴミ有りと判定される。

【0027】

【発明が解決しようとする課題】

しかしながら、上記第1、第2の従来の画像読み取り装置におけるゴミ検知方法には次のような問題があった。

【0028】

まず、①第1の従来の画像読み取り装置における白シェーディング補正回路においては、ソフトシェーディングに必要な時間が長く、装置の起動時にゴミ検知動作を行った場合には起動時間が遅くなる。また、②ソフトシェーディングに必要な時間が長く、ページ毎に検知動作を行った場合には読み取り生産性が極端に劣化する。

【0029】

さらに、③第2の従来の画像読み取り装置における白シェーディング補正回路においては、1ラインイメージデータ内のランダムノイズ成分によってゴミ検知精度が劣化する。

【0030】

図16は、第2の従来の画像読み取り装置においてreplace回路370

2によってシェーディングメモリ3301に置き換えられたシェーディング補正後の画像データの一部を示す図であり、上記③の現象を図式化したものである。同図において、シェーディングのターゲットレベルの上下に上限判定レベルUP、下限判定レベルDOWNが示されている。領域 γ はゴミが存在する部分を示し、画像データが下限判定レベルDOWNよりも小さいことからゴミ有りと判断される。また、G3で示される画像データ部分はランダムノイズ成分によって下限判定レベルDOWNを下回ったものであり、ゴミ判定回路3703においてこの部分もゴミと判定されてしまう。

【0031】

一方、ランダムノイズ成分の影響を受けないようにするために、判定レベルを大きく設定することが考えられるが、そのようにした場合には、影響の大きなゴミでなければ検知することが出来なくなり、判定精度が劣化してしまう。

【0032】

本発明は上記従来技術の問題を解決するためになされたものであり、その目的は、迅速なシェーディング補正を確保しつつゴミ、キズ又は汚れ等の検知精度を向上させることができる画像読み取り装置及び該装置の制御プログラム、並びに記憶媒体を提供することにある。

【0033】

【課題を解決するための手段】

上記目的を達成するために本発明の請求項1の画像読み取り装置は、基準部材の読み取り画像データに基づいてシェーディング補正を行うシェーディング補正手段と、前記シェーディング補正手段によりシェーディング補正された後の画像データのランダムノイズを抑制するランダムノイズ抑制手段と、前記ランダムノイズ抑制手段によりランダムノイズが抑制された画像データに基づいて前記基準部材のゴミ、キズ又は汚れの検知を行うゴミ検知手段とを有することを特徴とする。

【0034】

上記目的を達成するために本発明の請求項4の画像読み取り装置は、基準部材の読み取り画像データのランダムノイズを抑制するランダムノイズ抑制手段と、

前記ランダムノイズ抑制手段によりランダムノイズが抑制された画像データに基づいてシェーディング補正を行うシェーディング補正手段と、前記シェーディング補正手段によりシェーディング補正された画像データに基づいて前記基準部材のゴミ、キズ又は汚れの検知を行うゴミ検知手段とを有することを特徴とする。

【0035】

上記目的を達成するために本発明の請求項8の画像読み取り装置の制御プログラムは、画像読み取り装置の制御プログラムであって、基準部材の読み取り画像データに基づいてシェーディング補正を行うシェーディング補正ステップと、前記シェーディング補正ステップによりシェーディング補正された後の画像データのランダムノイズを抑制するランダムノイズ抑制ステップと、前記ランダムノイズ抑制ステップによりランダムノイズが抑制された画像データに基づいて前記基準部材のゴミ、キズ又は汚れの検知を行うゴミ検知ステップとをコンピュータに実行させることを特徴とする。

【0036】

上記目的を達成するために本発明の請求項9の画像読み取り装置の制御プログラムは、画像読み取り装置の制御プログラムであって、基準部材の読み取り画像データのランダムノイズを抑制するランダムノイズ抑制ステップと、前記ランダムノイズ抑制ステップによりランダムノイズが抑制された画像データに基づいてシェーディング補正を行うシェーディング補正ステップと、前記シェーディング補正ステップによりシェーディング補正された画像データに基づいて前記基準部材のゴミ、キズ又は汚れの検知を行うゴミ検知ステップとをコンピュータに実行させることを特徴とする。

【0037】

【発明の実施の形態】

以下、本発明の実施の形態を図面を参照して説明する。

【0038】

（第1の実施の形態）

本発明の第1の実施の形態を説明する。本実施の形態に係る画像読み取り装置の基本構成は、従来の画像読み取り装置と同様であり、図9に示す通りである。

なお、以降の説明において、従来の画像読み取り装置と同一の構成要素には同一番号を付し、その説明を適宜省略する。

【0039】

図1は、本実施の形態におけるシェーディング補正回路のブロック図である。

【0040】

図1において、101は画素毎の減算処理を行う黒シェーディング (shading) 補正回路である。黒シェーディング補正回路101は入力画像データ $VI(n)$ から各画素毎に後述する黒補正データ $BK(n)$ を減算するもので、下記数式2による演算を実行するものである。

【0041】

【数2】

$$VIB(n) = VI(n) - BK(n)$$

102は、 7500×8 ビットサイズの黒補正データ保管メモリであり、入力画像データ $VI(n)$ に同期した黒補正データ $BK(n)$ を黒シェーディング補正回路101に出力する。本例においては、入力画像データ $VI(n)$ は10bitであり、黒レベルは $1/4$ 以下のレベルであるため、黒補正データ保管メモリ102には下位8bit分のデータが保管される。

【0042】

白シェーディング (shading) 補正回路3307は、従来の画像読み取り装置の場合と同様に構成されるが、本実施の形態では、黒シェーディング補正回路101からの $VIB(n)$ と後述する白シェーディング補正係数 $CD(n)$ との乗算処理を画素単位で行い、その結果は $VO(n)$ として出力される。

【0043】

103は 7500×10 ビットサイズの白シェーディング補正係数保管メモリであり、白シェーディング補正係数 $CD(n)$ を画素毎に同期をとって白シェーディング補正回路3307に出力する。白シェーディング補正演算は10bit精度で行われるため、白シェーディング補正係数保管メモリ103も10bit構成となっている。

【0044】

104は7500×16ビットサイズのサンプリングメモリで、白シェーディング補正回路3307の後段に接続され、各種演算を行う際に用いられる。サンプリングメモリ104は16bitサイズで構成されるため、10bitの画像データであれば64ライン分の加算処理を行うことが出来る。また、黒レベルのような小さなレベル、すなわち8bitに収まるレベルであれば256ライン分の加算処理を行うことが出来る。

【0045】

ラインLBは、サンプリングメモリ104から黒補正データ保管メモリ102、あるいは白シェーディング補正係数保管メモリ103へのデータ転送ラインである。このラインLBで転送されるデータには、各メモリを同期して制御するためのアドレスと、サンプリングメモリ104から読み出され黒補正データ保管メモリ102あるいは白シェーディング補正係数メモリ103に書き込まれるデータと、読み出し、書き込み制御信号とが含まれる。

【0046】

ラインLAは、サンプリングメモリ104を用いて行われる演算ブロック（後述する3303～3306）とのデータラインを示し、このラインLAで転送されるデータには、サンプリングメモリ104への書き込み、読み出しデータと、メモリアドレスの書き込み、読み出し制御信号とが含まれる。

【0047】

3303～3306の演算ブロックは従来の画像読み取り装置と同様である。すなわち、シェーディングターゲット保管レジスタ3303は、白シェーディングターゲット値Kdatを保管する。除算回路3304はCD演算を行い、加算回路3305はライン加算を行い、平均回路3306はビットシフトによる平均処理を行う。

【0048】

105は、サンプリングメモリ104に保管されたデータのゴミ検知及びゴミ等の座標検出を行うゴミ判定&座標検出回路である。従来の画像読み取り装置と同様に、上限判定レベル保管レジスタ3704には上限判定レベルUPが保管される。また、下限判定レベル保管レジスタ3705には下限判定レベルDOWN

が保管される。108はゴミ判定&座標検出回路105で検出されたゴミの座標を保管する座標保管レジスタである。109は二値化回路で、サンプリングメモリ104の読み出しデータの二値化を行う。二値化回路109は、画像データが上限判定レベルUPよりも大きい場合、または下限判定レベルDOWNよりも小さい場合に“1”を出力し、それ以外には“0”を出力するように作用する。

【0049】

次に、ゴミ判定の動作について図2を用いて説明する。図2は、サンプリングメモリ104に保管されている白シェーディング補正後の画像データをプロットした波形を示す図である。同図において、座標（メモリアドレス）500から7100までの領域がゴミ検知及び座標検出を行う領域に設定されている。また、同図において、画像データの上下に、上限判定レベル設定レジスタ3704に設定されている上限判定レベルUP、下限判定レベル設定レジスタ3705に設定されている下限判定レベルDOWNが示されている。

【0050】

同図に例示した画像データでは、座標1500に上限判定レベルUPを超えるデータが3画素と、座標6210に下限判定レベルDOWNを下回るデータが8画素あるものとする。従って、ゴミ判定&座標検出回路105は、座標1500～1502の3画素分と座標6210～6217の7画素分の計11画素分の座標データを座標保管レジスタ108に保管する。なお、本例ではB信号にゴミの影響がある場合を例示しており、図2を用いて説明した内容はB信号にのみ発生しているものとする。

【0051】

二値化回路109の出力信号は、ゴミ領域信号GMKで、図2の例では、座標1500～1502の3画素分と、座標6210～6217の8画素分が“1”となる。

【0052】

本実施の形態では、基準白板3002を用いたゴミ検知については、動作的には従来の画像読み取り装置と同様であるが、特に、シェーディング補正後の画像データのランダムノイズを抑制してからゴミ検知を行う点が、第2の従来の画像

読み取り装置と異なる。

【0053】

図3は、基準白板3002のサンプリングポイント α を64ライン分読み取り、平均処理した後のサンプリングメモリ104の保管データを示す図である。平均処理したことで、図16に示す第2の従来の画像読み取り装置の場合に比し、シェーディングターゲットレベル上下に配置された上限判定レベルUP、下限判定レベルDOWNに対してランダムノイズ成分が十分に抑制されていることが分かる。従って、平均処理によりランダムノイズ成分が抑制された後の画像データから特異点検出、すなわちゴミ検知を行うことで、図16に示すG3部分がゴミ有りとは誤判定されることなく、領域 γ で示されるゴミ部分が確実にゴミ有りとは判定される。

【0054】

なお、ゴミ判定処理時間は加算サンプリング期間64ラインと、平均処理時間1ラインとゴミ判定及び座標検出期間1ラインの計66ライン分で処理されるため、1ライン期間が300 μ sと仮定すると19.8msで実行が完了する。従って、ページ間でのゴミ検知が可能となりページ単位で発生するゴミによる画像への影響を防止することも可能となる。

【0055】

本実施の形態によれば、シェーディング補正された後の画像データのランダムノイズを平均処理により抑制し、ランダムノイズが抑制された画像データから基準白板3002のゴミ、キズ又は汚れの検知を行う特異点検出を行うようにしたので、ランダムノイズ成分による誤検知を防止すると共に、特異点検出レベルを向上させることができる。しかも、シェーディング補正に時間が掛かりすぎることがない。よって、迅速なシェーディング補正を確保しつつゴミ、キズ又は汚れ等の検知精度を向上させることができる。

【0056】

また、読み取り画像データより大きいビット幅を有するサンプリングメモリ104と、加算回路3305と平均回路3306とでランダムノイズを抑制する機構を構成したので、特異点検出時間が大幅に短縮され、起動時間の短縮、ページ

毎の特異点検出が可能になる。

【0057】

(第2の実施の形態)

本発明の第2の実施の形態を説明する。本実施の形態に係る画像読み取り装置の基本構成は、第1の実施の形態と同様であり、図9に示す通りである。なお、以降の説明において、第1の実施の形態の画像読み取り装置と同一の構成要素には同一番号を付し、その説明を適宜省略する。

【0058】

図4は、本実施の形態に係る画像読み取り装置の機能構成を示すブロック図である。同図において、11、12、13は、読み取られたカラー画像データである入力画像データRin、Gin、Binそれぞれの1ライン遅延処理を行うFIFOメモリである。FIFOメモリ11、12、13で遅延された信号は、入力画像データRin、Gin、Binに同期して読み出され、入力画像データRin、Gin、Binと共にそれぞれ線形補間回路14、15、16に入力される。各線形補間回路14、15、16は、in1、2端子及びout端子を備える。

【0059】

線形補間回路14は、in1端子から入力されるRin信号と、Rin信号が1ライン遅延されてin2端子から入力される遅延Rin信号間について下記数式3による演算を行い、演算結果をout端子から出力する。

【0060】

【数3】

$$\text{out} = (\text{in}1 \times KF) + (\text{in}2 \times (1 - KF))$$

ここで、KFは補間係数であり、補間係数KFに“1”を設定することによって、out端子からはin1端子に入力された信号がスルーで出力される。線形補間回路15、16も同様の処理を行う。

【0061】

17、18、19はシェーディング(shading)部であり、図14に示す第2の従来の画像読み取り装置における白シェーディング補正回路ブロックと同様に

構成されて同様の機能を果たし、その詳細説明は省略する。シェーディング部 17、18、19には線形補間回路 14、15、16の出力がそれぞれ入力され、シェーディング補正後の出力 R o u t、G o u t、B o u t 信号がそれぞれ出力される。110は頻度判定部で、特異点の発生頻度を判定するブロックである。シェーディング部 17、18、19の出力は頻度判定部 110にも入力される。

【0062】

図5は、頻度判定部 110の詳細構成を示すブロック図である。同図において、201は入力信号を選択する入力選択セクタで、入力されるR、G、B信号から一つを選択するものである。203は二値化レベルGMTHを保管するレジスタである。202は二値化回路で、レジスタ203に保管された二値化レベルGMTHを基準に二値化処理を行い、二値化レベルGMTHよりも入力データが小さい場合に“1”を出力するように動作するものである。

【0063】

204は加算器で、二値化回路202の出力と後述するメモリ205からの出力を加算してメモリ205に出力するものである。加算器204は8ビットデータを処理するもので、二値化回路202からi n 2端子に入力される二値データは最下位ビットに割り当てられ、残りのビットは“0”に固定されている。205は7500×8ビットサイズのメモリで、加算器204の出力が保管される。メモリ205の保管データは読み出されて加算器204及び判定部206に出力される。207は頻度判定レベルGMKTHを保管するレジスタである。206は判定部で、レジスタ207に保管された頻度判定レベルGMKTHよりもメモリ205の読み出しデータが大きい場合に判定結果“1”を出力するように動作する。

【0064】

頻度判定部 110は、255ライン分の処理を1回の動作とし、メモリ205には、255ライン分の二値化回路202の判定結果が各画素毎に保管される。ゴミやキズ等によって発生する特異点は安定して発生するため、頻度判定レベルGMKTHを適切に設定することによって画像データのランダムノイズによるゴミ判定ミスを削減することが出来る。

【0065】

次に、本実施の形態におけるゴミ検知動作を説明する。ゴミ検知時には、線形補間部14、15、16では補間係数KFに“0.5”が設定される。

【0066】

図6は、補間係数KF=0.5という設定における線形補間部14の入出力波形を示す図である。同図(a)は線形補間部14のin1端子に入力されるRin信号の波形を示す。同図(b)はFIFOメモリ11で1ライン分遅延され線形補間部14のin2端子に入力される遅延Rin信号の波形、すなわち同図(a)に示す信号の1ライン前の信号波形を示す。同図(c)は線形補間回路14の出力波形であり、上記数式3の演算処理を行った結果を示す。各図において、領域γで示される部分が、ゴミが存在する部分である。

【0067】

同図(c)に示すように、線形補間処理を行うことで、ランダムノイズ成分が抑制されていることが分かる。なお、線形補間部15、16でも同様の処理が行われる。なお、上記補間処理は、ゴミ検知が実行される場合にのみ動作するように構成される。

【0068】

線形補間部14でランダムノイズが抑制された信号はシェーディング部17に入力される。そして、シェーディング部17で、図14で説明したのと同様に、シェーディング及びゴミ検知がなされる。

【0069】

図7は、シェーディング部17でreplace動作後にシェーディングメモリ3301に保管される画像データとゴミ判定レベルとの関係を示す図である。同図に示すように、上限判定レベルUP、下限判定レベルDOWNに対してランダムノイズ成分による誤判定なく、領域γにおいて正しく特異点検出（ゴミ検知）がされていることが分かる。

【0070】

本実施の形態では、頻度判定部110でも特異点検出処理を行うことができる。レジスタ203には、二値化レベルGMTHとして下限判定レベルDOWNと

同じ値が設定され、メモリ 2 0 5 には 2 5 5 ライン分の特異点発生頻度が保管される。

【0 0 7 1】

図 8 は、メモリ 2 0 5 の保管データを頻度グラフとして表した図である。領域 γ では、2 5 5 ラインすべてにおいて特異点が検出されていることが分かる。それ以外の領域でも頻度は小さいながらも特異点が検出されている画素があり、これらは画像データのランダムノイズ成分によるものである。

【0 0 7 2】

頻度判定部 1 1 0 のレジスタ 2 0 7 には、頻度判定レベル G M K T H として例えば “1 2 8” が設定される。メモリ 2 0 5 の保管データに関しては、頻度判定部 1 1 0 は、判定部 2 0 6 において発生頻度が 1 2 8 回を超える部分があるとして判定結果 “1” を出力する。これによってもゴミ検知ができる。

【0 0 7 3】

1 ライン分の所用時間を約 3 0 0 μ s と仮定すると、ゴミ検知に要する時間は、シェーディング部 1 7 の r e p l a c e 動作で 1 ライン分、頻度判定部 1 1 0 においては 2 5 5 ライン分なので、それぞれ 3 0 0 μ s、7 6 . 5 m s となる。本実施の形態では、2 つの独立したゴミ検知機構を有し、どちらを選択するか、あるいは両者を複合的に利用するかは、システムに応じて適宜選択可能である。

【0 0 7 4】

本実施の形態によれば、シェーディング補正前の画像データのランダムノイズを線形補間処理により抑制し、ランダムノイズが抑制されシェーディング補正がされた画像データから基準白板 3 0 0 2 のゴミ、キズ又は汚れの検知を行う特異点検出を行うようにしたので、迅速なシェーディング補正を確保しつつゴミ、キズ又は汚れ等の検知精度を向上させることに関し、第 1 の実施の形態と同様の効果を奏することができる。

【0 0 7 5】

また、読み取り画像データを 1 ライン分遅延させる F I F O メモリと、読み取り画像データと遅延された画像データとに対して補間処理を行う線形補間回路とでランダムノイズを抑制する機構を構成したので、特異点検出時間の短縮に関し

、第 1 の実施の形態と同様の効果を奏することができる。

【 0 0 7 6 】

さらに、特異点検出時のみに補間処理を動作させることで、通常の画像読み取りに影響を与えることなく特異点検知精度を向上させることができる。

【 0 0 7 7 】

なお、第 1、第 2 の実施の形態において、画像データのランダムノイズを抑制することができれば、他の手段を用いてもよい。

【 0 0 7 8 】

また、本発明の目的は、実施の形態の機能を実現するソフトウェアのプログラムコードを記録した記憶媒体を、システム或いは装置に供給し、そのシステム或いは装置のコンピュータ（または CPU や MPU 等）が記憶媒体に格納されたプログラムコードを読み出して実行することによっても達成される。

【 0 0 7 9 】

この場合、記憶媒体から読み出されたプログラムコード自体が前述した実施の形態の機能を実現することになり、そのプログラムコードを記憶した記憶媒体は本発明を構成することになる。

【 0 0 8 0 】

又、プログラムコードを供給するための記憶媒体としては、例えば、フロッピー（登録商標）ディスク、ハードディスク、光磁気ディスク、CD-ROM、CD-R、CD-RW、DVD-ROM、DVD-RAM、DVD-RW、DVD+RW、磁気テープ、不揮発性のメモリカード、ROM等を用いることができる。

【 0 0 8 1 】

また、コンピュータが読み出したプログラムコードを実行することにより、上記実施の形態の機能が実現されるだけでなく、そのプログラムコードの指示に基づき、コンピュータ上で稼動している OS（オペレーティングシステム）等が実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれる。

【 0 0 8 2 】

更に、記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれた後、そのプログラムコードの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるCPU等が実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれる。

【0083】

【発明の効果】

以上説明したように、本発明によれば、迅速なシェーディング補正を確保しつつゴミ、キズ又は汚れ等の検知精度を向上させることができる。

【図面の簡単な説明】

【図1】

第1の実施の形態におけるシェーディング補正回路のブロック図である。

【図2】

サンプリングメモリに保管されている白シェーディング補正後の画像データをプロットした波形を示す図である。

【図3】

基準白板のサンプリングポイントを64ライン分読み取り、平均処理した後のサンプリングメモリの保管データを示す図である。

【図4】

第2の実施の形態に係る画像読み取り装置の機能構成を示すブロック図である。

【図5】

頻度判定部の詳細構成を示すブロック図である。

【図6】

補間係数 $K_F = 0.5$ という設定における線形補間部の入出力波形を示す図である。

【図7】

シェーディング部でreplace動作後にシェーディングメモリに保管される画像データとゴミ判定レベルとの関係を示す図である。

【図 8】

メモリの保管データを頻度グラフとして表した図である。

【図 9】

第 1 の従来の画像読み取り装置であるカラー画像読み取り装置の構成を示す図である。

【図 10】

白シェーディング補正の動作を説明するための図である。

【図 11】

第 1 の従来の画像読み取り装置における白シェーディング補正回路のブロック図である。

【図 12】

基準白板を示す図である。

【図 13】

シェーディング結果の波形を示す図である。

【図 14】

第 2 の従来の画像読み取り装置における白シェーディング補正回路のブロック図である。

【図 15】

第 2 の従来の画像読み取り装置において図 14 に示す白シェーディング補正回路を用いたゴミ検知動作を示す波形である。

【図 16】

第 2 の従来の画像読み取り装置において r e p l a c e 回路によってシェーディングメモリに置き換えられたシェーディング補正後の画像データの一部を示す図である。

【符号の説明】

11、12、13 F I F O メモリ（ランダムノイズ抑制手段の一部、遅延手段）

14、15、16 線形補間回路（ランダムノイズ抑制手段の一部、補間手段）

1 7、1 8、1 9 シェーディング部（シェーディング補正手段、ゴミ検知手段）

1 0 4 サンプリングメモリ（ランダムノイズ抑制手段の一部、メモリ）

1 0 5 ゴミ判定&座標検出回路（ゴミ検知手段）

1 1 0 頻度判定部

2 0 6 判定部（ゴミ検知手段）


3 0 0 2 基準白板（基準部材）

3 3 0 5 加算回路（ランダムノイズ抑制手段の一部、加算手段）


3 3 0 6 平均回路（ランダムノイズ抑制手段の一部、平均化手段）

3 3 0 7 白シェーディング補正回路（シェーディング補正手段）


【書類名】 図面
【図 1】




【図 2】




【図 3】




【図 4】




【図 5】




【図 6】




【図 7】




【図 8】




【図 9】




【図 1 0】




【図 11】




【図 1 2】




【図 13】




【図 14】



【図 1 5】



【図 16】



【書類名】 要約書

【要約】

【課題】 迅速なシェーディング補正を確保しつつゴミ、キズ又は汚れ等の検知精度を向上させる。

【解決手段】 基準白板 3 0 0 2 のサンプリングポイント α が 6 4 ライン分読み取られ、シェーディング補正され、平均処理された後、サンプリングメモリ 1 0 4 に保管され、サンプリングメモリ 1 0 4 に保管されたデータのゴミ検知が行われる。あるいは、線形補間回路 1 4 により、i n 1 端子から入力される R i n 信号と、R i n 信号が 1 ライン遅延されて i n 2 端子から入力される遅延 R i n 信号間について補間処理がなされ、補間処理された画像データについて、シェーディング部 1 7 で、シェーディング補正及びゴミ検知が行われる。

【選択図】 図 1

特願 2 0 0 2 - 2 6 7 7 7 3

出 願 人 履 歴 情 報

識別番号

[0 0 0 0 0 1 0 0 7]

1 . 変更年月日

1 9 9 0 年 8 月 3 0 日

[変更理由]

新規登録

住 所

東京都大田区下丸子 3 丁目 3 0 番 2 号

氏 名

キャノン株式会社